This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

⑩日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-103778

@Int. Cl. 5

識別記号

庁内整理番号

個公開 平成3年(1991)4月30日

G 01 R 31/28 G 06 F 11/22

360 P

7343-5B 6912-2G

CG G 01 R 31/28

G

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称 スキャン回路アクセス装置

②特 願 平1-241322

20出 願 平1(1989)9月18日

個発明 者 進藤

達也

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 澁谷

利行

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

加出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井島 藤治

外1名

明和普

1. 発明の名称

スキャン回路アクセス装置

2. 特許請求の範囲

アクセス対象となるスキャン設計されたLSI 部(1)と、

1 ピット幅で全スキャンレジスタ数以上のワード数を持ち、LSI部(1)にダウンロードすべきデーク或いはLSI部(1)からアップロードしたデータを保持するメモリ(10)と、

その人力部及び出力部がそれぞれしSI部 (1) のスキャン出力及びスキャン人力と接続されてしSI部 (1) 内部のスキャンレジスタをリング状に接続し、外部データ人力、メモリ (10) 出力及びLSI部 (1) のスキャン出力を受けてそのうちの1つをセレクトするセレクタ (21) 、 該セレクタ (21) の出力を保持するレジスタ (3) を具備し、 該レジスタ (3) の出力は外部から直接統出されるようになっており、またメモリ (10) 及びLSI部 (1) に人力されるようになっ

ているアクセス用レジスタ部(20)とにより構成されてなるスキャン回路アクセス装置。

3. 発明の詳細な説明

[概要]

スキャン設計されたLSI部に対するスキャン 回路アクセス装置に関し、

スキャンレジスタ回路からのデータの高速銃出 し及びスキャンレジスタ回路への高速審込みが行 えるようにすることを目的とし、

アクセス対象となるスキャン段計されたLSI 部と、1ピット幅で全スキャンレジスタ数以上のワード数を持ち、LSI部にダウンロードすべきデータ或いはLSI部からアップロードしたデータを保持するメモリと、その入力部及びスキャントクを保持するメモリと、外部データ入力、メモリ出力及びに接続し、外部データ入力、メモリ出力及びLSI部のスキャン出力を受けてそのうち出力及びLSI部のスキャン出力を受けてそのうち出力を保持するレジスタを具備し、該レジスタの出

力は外部から直接統出されるようになっており、 またメモリ及びLSI部に入力されるようになっ ているアクセス用レジスタ部とにより構成される。

[産業上の利川分野]

本発明はスキャン設計されたLSI部に対する スキャン回路アクセス装置に関する。

ディジタル回路のLSIでは、ハードウェアの 故障診断のために、レジスタとしてスキャンレジ スタを用いて設計がなされる。スキャンレジスタ とは、通常の動作時には普通のレジスタとして動 作し、スキャンモード時には全スキャンレジスタ が1つのシフトレジスタとして外部からアクセス できるようになるものである。このスキャンレジ スタに外付けの回路を付加することで、LSIを システムに組込んだ状態で、LSI内部のレジス タに外部からデータのアクセスを行う使い方がで きる。例えば、LSIの内部状態の初期化やデバ ッグのための内部状態のダンプにも用いることが できるようになっている。

には、その値が丁度外付けのレジスタ3に入るように必要な回数だけスキャンクロックを与えてシフトさせ、レジスタ3の内容をデータ出力として統出す。統出しが終了したら、LSI部1の内部状態を元に戻すため、外付けのレジスタ3の値が元あったスキャンレジスタに戻るまでスキャンクロックを与えてシフトさせている。

また、任意のスキャンレジスタに値を書込む場合には、先ず読出しの場合と同様に、その値が丁度外付けのレジスタに3に入るまでシフトさせ、そこで書込むべきデータの値をセレクタ2をデータ人力側に設定してレジスタ3に入れ、その後、外付けのレジスタ3の値が再び元のスキャンレジスタの位置に戻るのに必要な回数だけスキャンクロックを与えてシフトさせるようになっている。

[発明が解決しようとする課題]

従って、従来の方式ではLSI内部のスキャン レジスタ1つにアクセスする毎に、(全スキャン レジスタ数+1)のシフト、即ち(全スキャンレ

[従来の技術]

第4図は従来方式の構成プロック図である。図において、1はスキャン設計されたLSI部でスキャンクロックを受けて、スキャン人力SINにデータを受け、スキャンアウトSOUTからシリアルデータを出力する。データの入力と出力は、いずれもスキャンクロックに同期してなされる。2はデータ入力とLSI部1のスキャン出力を受ける2入力のセレクタ、3は該セレクタ2の出力を受けるレジスタである。

レジスタ3の出力はデータ出力として外部に取出されるようになっており、かつLSI部1のスキャン入力SINに入力データとして入っている。つまり、従来の方式は、図に示すように外付けのレジスタ3とセレクタ2を用意することにより、そのレジスタ3を通してLSI部1の内部のスキャンレジスタがリングを形成するように構成される。このように構成された回路の動作を説明すれば、以下のとおりである。

任意のスキャンレジスタの内容を読みたい場合

ジスタ+1) だけのスキャンクロック数に相当する時間が必要であり、LSI部1の内部状態の初期化やデバッグのためにLSI部1の内部状態の統出しに時間がかかるという不具合があった。

本発明はこのような課題に鑑みてなされたものであって、スキャン回路からのデータの高速統出 し及びスキャン回路への高速書込みが行えるよう にすることができるスキャン回路アクセス装置を 提供することを目的としている。

[課題を解決するための手段]

第1図は本発明の原理プロック図である。第4 図と同一のものは、同一の符号を付して示す。図 において、1はアクセス対象となるスキャン設計 されたしSI部、10は1ビット幅で全スキャン レジスタ数以上のワード数を持ち、しSI部1に ダウンロードすべきデータ或いはしSI部1から アップロードしたデータを保持するメモリである。 20はその入力部及び出力部がそれぞれしSI部 1のスキャン出力及びスキャン入力と接続されて LSI部1内部のスキャンレジスタをリング状に接続し、外部データ入力、メモリ10出力及びLSI部1のスキャン出力を受けてそのうちの1つをセレクトするセレクタ21、該セレクタ21の出力を保持するレジスタ3を具備し、該レジスタ3の出力は外部から直接読出されるようになっており、またメモリ10及びLSI部1に入力されるようになっているアクセス用レジスタ部である。

[作用]

スキャンレジスタを初期化する場合には、メモリ10に先ず客込んでいたデータをLSI部1のスキャンレジスタにダウンロードし、スキャンレジスタの内部状態を統出す場合にはスキャンレジスタの内容をメモリ10にアップロードする。メモリ10をRAMで構成しておけば、アップータは容易に統出すことができる。従って、本発明によればスキャンレジスタ回路への高速客込みが出し及びスキャンレジスタ回路への高速客込み

ため、スキャンコントローラ30はアクセスアドレスとして与えられた値を内部レジスタにラッチしたものをメモリアドレスとしてメモリ10に与え、同時にメモリ10にライトイネーブル (WE) 信号を与える。また、アクセス用レジスタ部20では、セレクタ21がデータ人力をセレクトし、レジスタ3でラッチしたデータをメモリ10のデータ人力1Nに与える。

次に、メモリ10に審込まれた初期化用のデータをしS1部1のスキャンレジスタにダウンロードする。この時、スキャンコントローラ30はスキャンレジスタ数をメモリアドレスとして出力してメモリ10の内容を読出し、その後、メモリアドレスが0になるまで毎クロックカウントダウンし、次々に値を読出す。また、LS1部1にスキャンクロックを与えてシフトしていく。

この時、セレクタ21はメモリ10の出力OU Tをセレクトしているので、セレクタ21を通っ たデータはレジスタ3に保持され、LSI部1の スキャン入力SINに入る。この結果、メモリ1 が行えるようにすることができるスキャン回路ア クセス装置を提供することを目的としている。

[実施例]

以下、図面を参照して本発明の実施例を詳細に 説明する。

第2図は本発明の一実施例を示す構成プロック図である。第1図と同一のものは、同一の符号を付して示す。図において、30はLSI部1にスキャンクロックを与えると共に、メモリ10のデータ書込みと読出しを制御するスキャンコントローラ30には、アップロードとダウンロードの切換え制御をそうアップロール信号CONTROLと、アクセスアクロール信号CONTROLと、アクテアントロール信号CONTROLと、アクテアアントロール信号CONTROLと、アクテアアントロール信号CONTROLと、アクテアアントロール信号CONTROLと、アクテアアントロール信号CONTROLと、アクテアアントロール信号CONTROLと、アクテアアラフを表している。このように構成された回路の助作を説明すれば以下のとおりである。

(ダウンロード時)

先ず、各スキャンレジスタに対応するメモリ1 0の各アドレスに初期化すべき値を書込む。この

0 に格納されている初期化用データは、順次スキャンクロックに同期してLSI部1に入力されることになる。

第3図(イ)はダウンロード時のタイムチャー トで、スキャンレジスタがSR1~SR4の4個 の場合を例にとっている(現実の回路では数百~ 数千)。これに応じて、メモリ10のサイズは1 ピット×5ワード (W) とする。スキャンレジス タはSIN倒からSOUT側に向かって順にSR 1. SR2, SR3, SR4と呼ぶことにする。 (イ) はメモリアドレスで最初に最大値4がセッ トされ、順次減少していくようになっている。こ のメモリアドレスの変化は、(チ)に示すスキャ ンクロックに対応している。 1 スキャンクロック 分遅れてレジスタ3には(ロ)に示すように外部 からのデータがD4.D3.D2.D1と保持さ れ、D4から順にスキャンレジスタSR1,SR 2, SR3, SR4に (ハ) ~ (へ) に示すよう にデータが入っていく。この粘果、最終的にはス キャンレジスタSR1にデータD1が、SR2に

データD4が格納される。この最終状態で、 (ト) に示すようにACK信号がそれまでの"1"から *0* に立ち下がりダウンロードが終了したこと を外部に知らせる。なお、図中に示すデータD0 は必要のない不定のデータを示している。

(アップロード時)

先ず、LSI部1のスキャンレジスタの内部状 態を統出してメモリ10にアップロードする。こ のため、スキャンコントローラ30は (スキャン レジスタ数+1) をメモリアドレスとして出力し、 メモリ10に与える。その後、メモリアドレスが 1になるまで、毎クロックカウントダウンする。 この時、セレクタ21はLSI部1のスキャンア ウトSOUT側をセレクトしている。更に、スキ ャンコントローラはLSI部1にスキャンクロッ クを与える。

この結果、LSI部1から順次出力されてレジ スタ3に入ったデータは、メモリ10のデータ人 カINから順にメモリ10内に書込まれていく。

このメモリに初期値を設定してLSI部にダウン ロードし、LSI部のスキャンレジスタの内容を このメモリにアップロードすることにより、スキ ャンレジスタ回路からのデータの高速読出し及び スキャンレジスタ回路への高速書込みが行えるよ うにすることができる。アクセスするデータの数 をN、スキャンレジスタの数をSとして、従来方 式のアクセス時間がN+N×(S+1)となるの に比較して、本発明によれば、N+S+1となる。 例えば、:1000個のスキャンレジスタ (S= 1000)からなるLSIの100個のスキャン レジスタのデータ (N=100) にアクセスする とすれば、従来方式に比して91倍の高速比が違 成されることになる。

4. 図面の簡単な説明

第1図は本発明の原理プロック図、

第2図は本発明の一実施例を示す構成プロック

第3図は各部の動作を示すタイムチャート、 第4図は従来方式の構成プロック図である。

データD2が、SR3にデータD3が、SR4に スキャンが一巡すると、メモリ10にはLSI部 1のスキャンレジスタに入っていた全てのデータ がメモリに移されたことになる。メモリ10に入 ったデータは、必要に応じて任意のアドレスのデ ータをデータ出力として統出すことができる。

> - 第3図(ロ)はアップロード時のタイムチャー トで、スキャンレジスタがSR1~SR4の4個 の場合を例にとっている。 (ホ) に示すスキャン クロックに同期してメモリアドレスが (イ) に示 すように5, 4, 3, 2, 1と変化すると、LS 1 部 1 から読み出されたデータは (ロ) に示すよ うに X , D 4 , D 3 , D 2 , D 1 とレジスタ 3 に セットされる。ここで、Xは不定データを示して いる。レジスタ3にセットされたデータは、 (ハ) に示すライトイネーブル信号WEによりメモリ 1 0の対応するアドレスに書込まれる。

[発明の効果]

以上、詳細に説明したように、本発明によれば LSI部と同等以上の容量を持つメモリを川意し、

第1図において、

1はLSI部、

3はレジスタ、


10はメモリ、


20はアクセス用レジスタ部、

21はセレクタである。

特許出願人 富士通株式会社 代 理 人 弁理士 井 島 藤 治 外1名


特開平3-103778(图)





本発明の一実施例を示す構成ブロック図

第 2 図



従来方式の構成プロック図

第 4 図

PAT-NO:

JP403103778A

DOCUMENT-IDENTIFIER: JP 03103778 A

TITLE:

SCAN CIRCUIT ACCESS DEVICE

PUBN-DATE:

April 30, 1991

INVENTOR-INFORMATION: NAME SHINDO, TATSUYA SHIBUYA, TOSHIYUKI

INT-CL (IPC): G01R031/28, G06F011/22

US-CL-CURRENT: 714/726, 714/FOR.100

ABSTRACT:

PURPOSE: To enable fast reading to and fast writing from scan registers circuit by setting an initial value in a memory, loading it in an LSI part, and saving the contents of the scan registers in the memory.

CONSTITUTION: A scan controller (SC)30 supplies a memory address latched in the internal register to the memory 10 and initial values are written in respec tive addresses of the memory 10 corresponding to respective scan registers(SR). Then the SC 30 outputs the number of the SR as a memory address to read the contents of the memory 10 and loads data for initialization in the SRs of the LSI part. When the SRs are read, the SC 30 supplies (number of SRs plus 1) as a memory address to the memory 10 to read out the internal states of the SRs and save them in the memory 10. Consequently, the fast read from the SRs and the fast write to the SRs become possible.

COPYRIGHT: (C)1991, JPO& Japio